Intel X86 32位CPU内存管理

在X86系列中，8086和8088是16为处理器，而从80386开始为32为处理器，80286则是该系列从8088到80386，也就是16位处理器到32位处理器的一个过渡。

段式内存管理

Intel决定在16位CPU，也就是8086CPU，中使用1M的内存空间，地址总线的宽度也就为20位，但是CPU的ALU（算术逻辑单元）的宽度只有16位，因此采用了“分段”的设计方法。

Intel在8086CPU内置了四个段寄存器：CS，DS，SS和ES，分别用于可执行代码既指令、数据、堆栈和其它。每个段寄存器是16位的，对应于地址总线的高16位。在汇编语言中，访问一个内存的位置使用ES：AX这样的语句，实际访问的位置为 ES*2^4+AX处。这样完成了16位内部地址到20位实际地址的转换。

这种方式没有地址空间的把保护机制，用来改变段寄存器内容的指令不是什么”特权指令“，而就是MOV，因此进程可以随意修改段寄存器，从而访问整个内存空间的内容。这种缺乏对内存空间保护的内存寻址模式被称为 实模式，与保护模式对应。

针对8086的缺陷，Intel从80286开始实现保护模式。同时，不久之后32位的80386CPU也研发成功了。从80386之后Intel的CPU历经80486、Pentium、Pentium Ⅱ等型号，虽然速度提升，但是结构并无重大改变，因此统称i386CPU。下面介绍i386系列的保护模式。

Intel选择了再段寄存器的基础上构筑保护模式的构思，并且保留段寄存器为16位（这样才可以利用原来的四个寄存器），但是又增添了2个新的段寄存器FS和GS。基本思路为：在保护模式下改变段寄存器的功能，使其从一个单纯的基地址（变相的基地址）变成指向这样一个数据结构的指针。这样，当一条访问内存指令发出一个内存地址时，CPU就可以这样归纳出实际应放上总线的地址：

根据指令的性质来确定应该使用哪一个段寄存器，例如转移指令中的地址在代码段（CS），而取数指令中的代码在数据段（DS），这一点和实模式相同。
根据段寄存器的内容，找出相应的”地址段描述结构“。
从地址段描述结构中的到基地址。
将指令中发出的地址作为位移，与段描述结构中规定的长度相比，查看是否越界。（保护模式）
根据指令的性质和段描述结构中的访问权限来确定是否越权。
将指令中的地址作为位移，与基地相加得出实际的“物理地址”。

在80386CPU中增加了2个寄存器，全局性的段描述表寄存器GDTR，和局部性的段描述表寄存器LDTR。访问这两个寄存器的指令被设置为专有指令，起到了保护作用。段寄存器的高13为用作访问段描述表中具体描述结构的下标。

每个段描述表项的大小是8字节，每个描述表项含有段的基地址和段的大小，在加上其他的一些信息。

B31–B24表示基地址（base）的高8位，B23-B0表示基地址的地24位。因为在一开始的实际中，Intel是采用了24位地址线，后来又改为32位地址。L19–L16 和 L15–L0表示段长，DPL是个2位的位段，代表访问本段需要的特权。

在80386的段内存管理的基础上，如果把每个段寄存器都指向同一个描述项，而将该描述项的基地址设为0，并将段长度设为最大，这样便形成了从0开始覆盖整个32位地址空间的一个整段，此时物理地址与逻辑地址相同。因为32位CPU的寄存器也为32位，可以对整个32位内存寻址。

i386的页式内存管理机制

因为在之前的设计中保护模式依赖于段式管理，所以Intel决定在段式内存的机制之上实现页式内存管理。80386把线性地址空间划分为4K字节的页面，每个页面可以被映射为物理存储空间中任意一块4K字节大小的空间（边界必须与4K字节对齐）。

由于页式管理的引入，对32位线性地址有了新的解释（以前就是物理地址）:

可以看出，在页面目录中共有$2^{10}=1024$个目录项，每个目录项指向一个页面表，而每个页面表又共有1024个页面描述项。类似于GDTR和LDTR，又增加了一个新的寄存器CR3作为指向当前页面目录的指针，这样，从线性地址到物理地址的映射为：